PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-076068

(43)Date of publication of application: 15.03.2002

(51)Int.CI.

H01L 21/60

(21)Application number : 2000-265110

(71)Applicant: HITACHI LTD

HITACHI TOBU SEMICONDUCTOR

LTD

(22)Date of filing:

01.09.2000

(72)Inventor: TOKIDA KENSUKE

TSUKUI SEIICHIRO NAGAOKA KOJI


NAKAMURA ATSUSHI

KANNO TOSHIO

(54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the reduction of a production yield due to defective chips in MTCP ICs. SOLUTION: This manufacturing method of a MTCP IC comprises a process of bonding inner leads to a tape carrier, an inspection process of inspecting plural chips whose inner leads have been bonded, a failure area cutoff process of cutting off the area with which a failure chip on the tape carrier is connected, and a good chip unit connection process connecting a good chip unit mechanically and electrically with a hole which is made by cutting off the failure chip on the tape carrier. In this case, chip-exchange pads are formed in advance on the top surface and under surface of the chip-connection area of the tape carrier. By aligning the chip-exchange pads on the top surface of the tape carrier with the chip-exchange pads on the under surface of a good chip unit, and soldering them, attachment of the good chip unit is achieved. In this manner, since an MTCP IC in total can be rescued by exchanging a defective chip with



a good chip unit, the reduction of a production yield due to defective chips can be prevented.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-76068 (P2002-76068A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int. Cl. 7

(21)出願番号

(22)出願日

識別記号

HO1L 21/60

3 1 1

FΙ

テーマコート*(参考)

H 0 1 L 21/60

3 1 1 W 5F044

311 Q

審査請求 未請求 請求項の数5

平成12年9月1日(2000.9.1)

O L

(全10頁)

特願2000-265110(P2000-265110) (71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233527

日立東部セミコンダクタ株式会社

群馬県高崎市西横手町1番地1

(72)発明者 常田 健祐

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100085637

弁理士 梶原 辰也

最終頁に続く


(54)【発明の名称】半導体装置の製造方法

(57)【要約】

【課題】 MTCP・ICの不良チップ存在による歩留りの低下を防止する。

【解決手段】 MTCP・ICの製造方法は、テープキャリアにチップをインナリードボンディングして行く工程と、インナリードボンディングされた複数個のチップを検査する検査工程と、テープキャリアの不良チップが接続された領域を打ち抜く不良箇所打ち抜き工程と、テープキャリアの不良チップ打ち抜き孔に良品個片を機械的かつ電気的に接続する良品個片付け工程とを備えている。テープキャリアの各チップ接続領域の上下面にチップ置換用パッドを形成しておき、テープキャリアの上面側チップ置換用パッドに良品個片の下面側チップ置換用パッドを位置合わせして半田付けすることにより、良品個片付けが実行される。

【効果】 不良箇所を良品個片に置換することで、MT CP・IC全体を救うことができるため、不良のチップ の存在による製造歩留りの低下を防止できる。



【特許請求の範囲】

【請求項1】 テープキャリアに機械的かつ電気的に接 続された複数個の半導体チップを検査する検査工程と、 前記テープキャリアにおける不良の半導体チップが接続 された領域を打ち抜く不良箇所打ち抜き工程と、前記テ ープキャリアの不良チップ打ち抜き孔に良品個片を機械 的かつ電気的に接続する良品個片付け工程とを備えてい ることを特徴とする半導体装置の製造方法。

【請求項2】 前記テープキャリアの前記半導体チップ の接続領域にチップ置換用パッドが形成されており、前 10 記良品個片が前記テープキャリアに前記チップ置換用パ ッドにおいて機械的かつ電気的に接続されることを特徴 とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記チップ置換用パッドが前記テープキ ャリアの上面および下面にそれぞれ形成されており、前 記テープキャリアの上面側のチップ置換用パッドに前記 良品個片の下面側のチップ置換用パッドが機械的かつ電 気的に接続されることを特徴とする請求項2に記載の半 導体装置の製造方法。

一半田付けされることを特徴とする請求項1、2または 3に記載の半導体装置の製造方法。

【請求項5】 前記テープキャリアの前記半導体チップ の接続領域に位置合わせ孔が開設されており、この位置 合わせ孔により前記良品個片が前記不良チップ打ち抜き 孔に位置合わせされることを特徴とする請求項1、2ま たは3に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 30 技術、特に、半導体素子を含む半導体集積回路が作り込 まれた半導体チップを複数個実装する技術に関し、例え ば、メモリモジュールに利用して有効な技術に関する。

[0002]

【従来の技術】記憶容量の増大の要求に応える従来のメ モリモジュールとして、テープ・キャリア・パッケージ (以下、TCPという。) を備えた半導体集積回路装置 (以下、ICという。) が複数個、矩形の平板形状に形 成されたモジュール基板に横に並べられて実装されてい るものがある。

【0003】なお、TCPの基板への実装技術を述べて いる例としては、日経BP社1993年5月31日発行 の「実践講座VLSIパッケージング技術(上)」 P2 67~P272、がある。

[0004]

【発明が解決しようとする課題】しかし、TCPを備え たIC(以下、TCP・ICという。)がモジュール基 板に複数個横並びに実装されているメモリモジュールに おいては、モジュール基板には各TCP・IC同士を連 絡する電気配線が複数筒所に敷設されることになるた

め、モジュール基板に対する実装密度の向上には限界が ある。

【0005】そこで、本発明者は、メモリが作り込まれ た複数個の半導体チップ(以下、チップという。)をT CPのテープキャリアに横並びに機械的に接続した状態 のままで相互に電気的に接続(連携)した状態とし、こ のマルチチップTCP(以下、MTCPという。)をモ ジュール基板に実装させてなるメモリモジュールを、考 えた。すなわち、このMTCPを使用したメモリモジュ ールによれば、モジュール基板には従来のTCP・IC によるメモリモジュールにおけるTCP・IC同士を連 絡する複数箇所の電気配線敷設領域を省略することがで きるため、実装密度を大幅に向上させることができる。 【0006】ところが、MTCPにおいては、複数個の チップのうちに一個でも不良品が有ると、MTCP全体 が不良品となってしまうため、製造歩留りがきわめて低 下してしまうという問題点があることが本発明者によっ て明らかにされた。

【0007】本発明の目的は、不良品の存在による製造 【請求項4】 前記良品個片がテープキャリアにリフロ 20 歩留りの低下を防止することができる半導体装置の製造 方法を提供することにある。

> 【0008】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、次の通り である。

【0010】すなわち、半導体装置の製造方法は、テー プキャリアに機械的かつ電気的に接続された複数個の半 導体チップを検査する検査工程と、前記テープキャリア における不良の半導体チップが接続された領域を打ち抜 く不良箇所打ち抜き工程と、前記テープキャリアの不良 チップ打ち抜き孔に良品個片を機械的かつ電気的に接続 する良品個片付け工程とを備えていることを特徴とす る。

【0011】前記した手段によれば、テープキャリアに 接続された複数個の半導体チップに不良品が発見された 場合においては、テープキャリアの不良箇所を打ち抜い て良品個片と置換することにより、複数個の半導体チッ 40 プが機械的かつ電気的に接続されたテープキャリアパッ ケージ全体を救うことができるため、不良の半導体チッ プの存在による製造歩留りの低下を防止することができ る。

[0012]

【発明の実施の形態】図1は本発明の一実施の形態であ る半導体装置の製造方法を示すフローチャートである。 図2以降はその各工程を示す図である。

【0013】本実施の形態において、本発明に係る半導 50 体装置の製造方法は、メモリモジュールに使用されるM TCPを備えたIC(以下、MTCP・ICという。)の製造方法として構成されており、図1に示されているフローを備えている。以下、図1のフローに従って、本実施の形態に係るMTCP・ICの製造方法を説明する。

【0014】図1に示されているように、MTCP・ICの製造方法においては、チップ準備工程においてチップ1(図3以降参照)が準備され、テープキャリア準備工程において図2に示されているテープキャリア2が準備される。

【0015】チップ1は所謂IC製造の前工程において 半導体ウエハの状態でアクティブ・エリア側に半導体集 積回路としてのメモリを作り込まれ、ダイシング工程に おいて正方形の平板形状に分断されて製造される。チッ プ1のアクティブ・エリア側の表面はパッシベーション 膜(図示せず)によって被覆されており、パッシベーション膜に形成された開口部には複数個の電極パッド(図 示せず)が外部に露出する状態に形成されている。複数 個の電極パッドにはバンプ付け工程においてバンプ(突 起電極、Bump)1aがそれぞれ突設される。なお、 図1に示されているように、チップにバンプが突設され ない場合には、チップはバンプ付け工程を経ずにインナ リードボンディング工程に供給される。

【0016】図2に示されているように、テープキャリア2はTCP・ICの製造方法に使用されているTAB(テープ・オートメイテッド・ボンディング)テープに相当するものである。テープキャリア2は同一パターンが長手方向に繰り返されている。テープキャリア2はポリイミド等の絶縁性樹脂が用いられて同一パターンが長手方向に連続するテープ形状に一体成形されているキャリア本体3を備えており、キャリア本体3の幅方向の両端部には正方形の小孔形状に形成されたパーフォレーション4がそれぞれ長手方向に一列横隊に整列されている。キャリア本体3の中間部には長孔形状に形成された窓孔5が長手方向に等間隔に配列されて開口されている。

【0017】キャリア本体3の片側主面(以下、上面とする。)における各窓孔5の位置にはインナリード6が複数本ずつ敷設されており、各インナリード6の先端部は窓孔5に突出されている。各インナリード6の窓孔5と反対側には各アウタリード7がそれぞれ一連に連設されており、互いに一連になったインナリード6とアウタリード7とは機械的かつ電気的に一体の状態になっている。インナリード6群およびアウタリード7群は、銅や金等の良好な導電性を有する金属材料が使用されて形成されている。インナリード6群およびアウタリード7群の形成方法としては、キャリア本体3に溶着や接着等の固着手段によって固着させた 網箔や金箔をリソグラフィー処理およびエッチング処理によってパター

理によって選択的に金めっき処理する方法等がある。

【0018】アウタリード7のインナリード6と反対側 の端部にはチップ置換用パッド8が矩形の平板形状に形 成されており、隣合うアウタリード7、7のチップ置換 用パッド8、8間は電気的に接続されている。アウタリ ード7におけるインナリード6とチップ置換用パッド8 との間にはスルーホール導体9がキャリア本体3を下面 側に貫通して形成されている。キャリア本体3の下面に は下面側チップ置換用パッド8Aが上面側のチップ置換 10 用パッド8と対応するように矩形の平板形状に形成され ており、下面側チップ置換用パッド8 A はスルーホール 導体9を通じてアウタリード7に電気的に接続されてい る。キャリア本体3の上面および下面にはソルダレジス ト等の絶縁材料を使用された絶縁膜10が、インナリー ド6およびアウタリード7を被覆するようにそれぞれ被 着されている。但し、絶縁膜10は上下のチップ置換用 パッド8、8Aを露出させた状態になっている。

【0019】各窓孔5毎におけるチップ置換用パッド8群の外側の四隅には位置合わせ孔11がキャリア本体3 および絶縁膜10を貫通するようにそれぞれ開設されており、図1に想像線で示されているように、四個の位置合わせ孔11が画定する略正方形の枠線12はチップ置換用パッド8群列の中心を通過するようになっている。

【0020】以上のように構成されたテープキャリア2には前記構成に係るチップ1が、図1に示されているインナリードボンディング工程において機械的かつ電気的に接続される。すなわち、図3に示されているように、チップ1はテープキャリア2の上面にバンプ1aが各インナリード6にそれぞれ整合するように配されて接着材層13によって接着されて機械的に接続されるとともに、インナリード6の先端部がバンプ1aにインナリードボンディング装置のボンディングツール(図示せず)によって熱圧着される。

【0021】その後、図1に示されている外観検査工程において、テープキャリア2はチップ1のインナリードボンディング部等について外観検査される。すなわち、インナリード6が所定のバンプ1aに適正にインナリードボンディングされているか否か等が外観検査される。【0022】外観検査が終了すると、図1に示されているインナリード部レジン塗布・硬化工程において、図4に示されているように、テープキャリア2の各窓孔5の内部にエラストマやシリコンゴム等の絶縁性材料がポッティングされることによって、インナリード6群が樹脂封止部14によって樹脂封止される。

金等の良好な導電性を有する金属材料が使用されて形成 【0023】図1に示されているように、樹脂封止部1 されている。インナリード6群およびアウタリード7群 4が形成されたテープキャリア2はテープ切断工程にお の形成方法としては、キャリア本体3に溶着や接着等の いて、複数個のチップ1から構成されるMTCP・IC 超着手段によって固着させた 銅箔や金箔をリ ソグラフィー処理およびエッチング処理によってパター おいては、図5に示されているように、四個のチップ1 ニングする方法や、キャリア本体3にリソグラフィー処 50 を一つの単位とするMTCP・IC組立体15が、キャ リア本体3が四個のチップ1のうちの両端のチップ1、 1におけるチップ置換用パッド8群列のそれぞれの外側 で横断的に切断されることにより、順次製造されて行 く。

【0024】図1に示されているように、MTCP・IC組立体15はオープン/ショート試験工程において、オープン不良またはショート不良の有無を検査される。そして、オープン不良またはショート不良が発見された場合には不良箇所打ち抜き工程に送られ、オープン不良またはショート不良が発見されなかった場合には、MT 10CP・IC組立体15はバーンイン工程に送られる。

【0025】バーンインが実施されたMTCP・IC組立体15は電気的特性試験工程において、四個のチップ1について同時に電気的特性試験を実施される。電気的特性試験において、不良が発見された場合には不良箇所打ち抜き工程に送られ、不良が発見されなかった場合には外観検査工程に送られる。

【0026】外観検査工程において、外観不良が発見されたMTCP・IC組立体15は不良箇所打ち抜き工程に送られ、不良が発見されなかったMTCP・IC組立 20体15は外形切断工程に送られる。

【0027】ここで、不良箇所打ち抜き工程およびそれに続く良品個片付け工程について説明する。

【0028】不良箇所打ち抜き工程に送られて来たMT CP・IC組立体15には、図6に示されているように、不良のチップ1が搭載された領域を四個の位置合わせ孔11の内側において打ち抜かれることにより、不良チップ打ち抜き孔16が開設される。図6に示された実施の形態においては、MTCP・IC組立体15の左側から二番目の領域に不良チップ打ち抜き孔16が形成さ 30れている。MTCP・IC組立体15のキャリア本体3におけるチップ打ち抜き孔16の開口縁辺部の上面および下面には、上面側チップ置換用パッド8および下面側チップ置換用パッド8 Aがそれぞれ配列された状態になっている。

【0029】図1に示されているように、不良チップ打ち抜き孔16が打ち抜かれたMTCP・IC組立体15は良品個片付け工程に送られる。また、良品個片付け工程には図7に示されている良品個片17が送られて来る

【0030】図7に示されているように、良品個片17は不良チップ打ち抜き孔16よりも大きめの相似形のシート形状に形成されており、良品個片17のキャリア本体3における四隅には位置合わせ孔11がそれぞれ開設された状態になっている。すなわち、良品個片17はMTCP・IC組立体15における良品チップ搭載領域が四個の位置合わせ孔11の外側において打ち抜かれることにより得られた略正方形のシートである。

【0031】図7および図8に示されているように、良品個片付け工程においては、良品個片17が不良チップ 50

打ち抜き孔16に機械的かつ電気的に接続される。すな わち、MTCP・IC組立体15の不良チップ打ち抜き 孔16の外側の少なくとも二個の位置合わせ孔11に位 置合わせピン18 (図7参照) が挿入され、その位置合 わせピン18に良品個片17の位置合わせ孔11が挿入 されると、不良チップ打ち抜き孔16の開口縁辺部に配 列された各上面側チップ置換用パッド8に良品個片17 の外周縁辺部に配列された各下面側チップ置換用パッド 8 Aがそれぞれ整合された状態になる。この状態におい て、リフロー半田付け処理が実施されると、図8に示さ れているように、上面側チップ置換用パッド8と下面側 チップ置換用パッド8Aとが半田付け部19によって半 田付けされるため、良品個片17の良品チップ1はMT CP・IC組立体15に機械的かつ電気的に接続された 状態になる。なお、半田材料としては、鉛ー錫系半田や 銀系半田および金系半田等を使用することができる。

【0032】以上のようにして良品個片17が不良チップ打ち抜き孔16に整合されて機械的かつ電気的に接続されたMTCP・IC組立体15は、図1に示されているように、電気的特性試験工程に送られ、良品個片17に搭載されたチップ1を含めて四個のチップ1について同時に電気的特性試験を実施される。電気的特性試験において、不良が発見されたMTCP・IC組立体15は不良箇所打ち抜き工程に再度送られ、不良チップの領域を良品個片に置換される。不良が発見されなかったMTCP・IC組立体15は外観検査工程に送られる。

【0033】外観検査工程において、外観不良が発見されたMTCP・IC組立体15は不良箇所打ち抜き工程に再度送られ、不良チップの領域を良品個片に置換される。他方、不良が発見されなかったMTCP・IC組立体15は外形切断工程に送られる。

【0034】外形切断工程に送られたMTCP・IC組立体15はキャリア本体3の不要部分を切断されて、図9に示されているように、MTCP・IC20を形成される。すなわち、MTCP・IC組立体15のキャリア本体3は四個のチップ1の外側付近で矩形に切断される。

【0035】図1に示されているように、外形切断工程の切断によって製造されたMTCP・IC20は工程内搬送トレイに収納されてモジュール実装工程に供給されて行く。

【0036】前記実施の形態によれば、次の効果が得られる

【0037】1) MTCP・IC組立体において不良のチップが発見された場合においては、テープキャリアの不良箇所を打ち抜いて良品個片と置換することにより、MTCP・IC組立体全体を執うことができるため、不良チップの存在によるMTCP・ICの製造歩留りの低下を防止することができる。

【0038】2) 前記1)により、予め良品であることが

保証されたチップ(所謂KGDやWPP)を使用しないでMTCP・ICを製造することができるため、予め良品であることが保証されたチップを使用してMTCP・ICを製造する場合に比べて、製造コストを低減することができる。

【0039】3) 前記1)により、比較的に歩留りが低い世代初期のチップによってMTCP・ICを製造することができるため、世代の初期から容易に製品戦略を立てることができる。

【0040】4) 前記1)、2)および3)により、MTCP 10・ICの製造コストを大幅に低減することができる。

【0041】5) MTCP・ICを製造してモジュール 基板に実装することにより、複数個のTCP・ICをモジュール基板に実装する場合に比べて、各TCP・IC 同士を連絡する電気配線の敷設領域を省略することができるため、メモリモジュールの記憶容量を向上させることができる。

【0042】以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施 20の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0043】例えば、MTCP・ICは四個のチップによって構成するに限らず、二個以上の複数個のチップによって構成することができる。

【0044】良品個片と不良チップ打ち抜き孔との位置合わせは、位置合わせ孔によって実行するに限らず、チップ置換用パッドを利用した画像認識法等の方法によって実行してもよい。

【0045】良品個片のチップ置換用パッドと不良チッ 30 プ打ち抜き孔のチップ置換用パッドとを機械的かつ電気 的に接続する手段としては、リフロー半田付け処理を使 用するに限らず、金ー金共晶層や金ー錫共晶層等による 熱圧着法、銀ペーストや異方導電性フィルム等による接 着法等を使用してもよい。

【0046】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリモジュールに使用されるMTCP・ICの製造方法に適用した場合について説明したが、それに限定されるものではなく、その他の半導体装置の製造方法全般に適用す 40ることができる。

[0047]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、次 の通りである。

【0048】テープキャリアに接続された複数個の半導体チップに不良品が発見された場合においては、テープキャリアの不良箇所を打ち抜いて良品個片と置換することにより、複数個の半導体チップが機械的かつ電気的に接続されたテープキャリアパッケージ全体を救うことができるため、不良の半導体チップの存在による製造歩留りの低下を防止することができる。

8

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置の製造 方法を示すフローチャートである。

【図2】テープキャリアを示しており、(a) は一部省略平面図、(b) は(a) のb-b線に沿う正面断面図である

【図3】インナリードボンディング後を示しており、

(a)は一部省略平面図、(b)は(a)のb-b線に沿う正面断面図である。

【図4】樹脂封止後を示しており、(a)は一部省略平面図、(b)は(a)のb-b線に沿う正面断面図である。

【図5】テープ切断後を示す一部省略平面図である。

【図6】不良箇所打ち抜き後を示しており、(a)は一部省略平面図、(b)は(a)のb-b線に沿う正面断面図である。


【図7】良品個片付け工程を示しており、(a)は一部省略平面図、(b)は(a)のb-b線に沿う正面断面図である。


【図8】良品個片付け後を示しており、(a)は一部省略平面図、(b)は(a)のb-b線に沿う正面断面図である。

【図9】外形切断後を示しており、(a)は一部省略平面図、(b)は(a)のb-b線に沿う正面断面図である。


【符号の説明】

1 …チップ(半導体チップ)、1 a …バンプ、2 …テープキャリア、3 …キャリア本体、4 …パーフォレーション、5 …窓孔、6 …インナリード、7 …アウタリード、8、8 A …チップ置換用パッド、9 …スルーホール導体、10 …絶縁膜、11 …位置合わせ孔、12 …枠線、13 …接着材層、14 …樹脂封止部、15 …MTCP・IC組立体、16 …不良チップ打ち抜き孔、17 …良品個片、18 …位置決めピン、19 …半田付け部、20 …MTCP・IC(半導体装置)。







【図4】




【図5】






[図8]



【図9】



フロントページの続き

(72)発明者 津久井 誠一郎 群馬県高崎市西横手町1番地1 日立東部 セミコンダクタ株式会社内

(72)発明者 長岡 講二 群馬県高崎市西横手町1番地1 日立東部 セミコンダクタ株式会社内 (72)発明者 中村 淳 群馬県高崎市西横手町1番地1 日立東部 セミコンダクタ株式会社内

(72) 発明者 管野 利夫 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F044 KK09 MM48